卡迪纳尔超低成本的时钟振荡器，Cardinal是一家专注于研发设计高质量元器件的供应商，通过不断打磨自身的有源石英晶振产品，并因此赢得广大用户的追棒，随着电子行业的快速发展，迎来更多机会的同时，也有大量的需求无法被满足，Cardinal公司利用自身的资源，不断挖掘市场的需求，并针对性提供完美的解决方案。
Cardinal Components Inc，Inc .致力于通过提高产量、降低成本、提高客户满意度以及满足员工对培训、安全和士气的期望来持续提高质量。
高速串行总线体系结构是今天的高性能设计。While并联总线标准正在发生一些变化，串行总线跨多个市场和设备建立电脑、手机、娱乐系统，以及更多串行总线具有性能优势电路和电路板布局。串行数据链路的行为就像当他们从一个在处理系统中指向另一个。确保准确的交付和接收，数字数据系统由时钟和数据恢复（CDR）管理电路，然后在数据系统。准确收据的关键对数据的解释特别与了解有关精确地说，时钟边沿在任何时间点的“位置”。
由于发射和接收设备可以任何地方——从同一个桌面到另一边世界上每一个不同的地方都有影响可能影响时钟运行方式的位置或环境从发送数据到时间a的边缘漂移设备接收并解释数据。这些影响是多方面的，并且包括温度，物理运动/振动，甚至时钟信号源的体系结构。结果要么有准确的数据，要么没有，以及“不”显然在任何系统中都不是一个选项。对于最终用户——这可能意味着体验质量差，并干扰互联网会话和相关内容服务（语音质量差，观看不均衡视频内容或损坏的数据文件的体验内容）。作为时钟边沿与它被预期的位置被称为“抖动”。有its中通常使用的抖动的三个量化测量：
这可以被视为“精细焦点”测量这通常被称为“绝对抖动”时钟边缘的位置与它的理想位置——通常由使用
网络分析仪（图A）；
峰值抖动和峰峰值抖动 这可以被认为是“粗糙的” 测量和被分解成两部分特点:
周期抖动（又名周期抖动）任意一个时钟周期之间的差异以及理想或平均时钟周期——通常通过测量显示示波器的信号周期（图B） ，和循环到循环抖动--任意两个相邻时钟周期的持续时间。它对于某些类型的时钟来说可能很重要微处理器中使用的生成电路和RAM接口，并用示波器（图C）
抖动性能/规格限制由ITU-T等标准化机构确定，Telcordia和IEEE。规范和测试本地以太网（IEEE）抖动的方法不同与用于SDH/SONET/SyncE（ITU-T、Telcordia）的那些不同。
作为下一代串行标准的数据速率增加，模拟异常对信号完整性和质量。信号通路中的导体，包括电路板
迹线、过孔、连接器和布线具有回波损耗的输电线路效应降低信号电平、引起偏斜的反射，并增加噪声，从而增加抖动。每件事但是从基本系统时钟信号开始（SYSCLK或主时钟）。与重要时钟信号的性能特征、成本产生信号的方式可能会有很大的变化10倍--取决于体系结构和设计使用的方法。
帮助实现系统设计没有过多的性能保护带（以及因此成本过高），本文的重点是提供不同体系结构的更新用于创建符合每个特定高速串行数据实施方案。具体的抖动类型，定义和符合性测试方法已经有很好的记录，不会重复.
用于创建系统时钟是石英晶体振荡器（“XO”），一种经过验证的技术使用多年。晶体振荡器本身具有固有抖动特性及其输出抖动根据设计/电路及其单元而变化价格智能系统设计师意识到系统/产品/设计的成本本身就是需要满足的“规范”。这篇文章一起描述了创建信号的每种方法带有推荐表以帮助潜在用户
避免产生比必需的.
